エンジニア育成(半導体・FPGAロジック設計者)／厚木
- 月給320,000円〜400,000円
- 小田急線「本厚木駅」よりバス5分
- ・9：00 ～ 18：00（実働 8時間） ・休憩 12：00 ～ 13：00
お仕事について
お仕事内容
【業務概要】
◇CMOSイメージセンサー向けのロジック部設計/検証/FPGA実機動作確認業務
半導体/FPGAのロジック部設計についてベテランのエンジニアから、親切・丁寧にお教え致します。長期で半導体・FPGAロジック設計者として育成して行きます。若手エンジニアも多く活躍している職場です。
【主な業務内容】
設計：新規設計、過去製品の改変、他IP等も含めTOP組み上げ
検証：単体検証、TOP検証、System検証
検証環境作成：ベース環境がある場合と、新規で検証環境を作成する場合あり。実機(FPGA)での動作確認
【メリット】
スマホや車載カメラ等に使われるCMOSイメージセンサのロジック部の設計業務です。スマホや車載カメラ等に使われるCMOSイメージセンサは世界市場で急拡大しています。今後もますますこの傾向は拡大して行く見込みです。その中で最先端のロジック設計技術、ツールのスキルを身に付けられれば、長期で安定して働けます。
雇用形態：派遣社員
お仕事の特徴
学歴不問
経験者・有資格者歓迎
長期歓迎
募集要項
職種
- エンジニア育成(半導体・FPGAロジック設計者)／厚木
給与
- 月給320,000円〜400,000円◎これまでの経験やスキル、前職給与を考慮し決定します。
試用・研修
- 試用期間あり （1ヶ月）
雇用条件は本採用時と同じ
待遇・福利厚生
- 昇給あり
- 社会保険あり
- 残業手当
- 深夜手当
- 休日手当
♦ミニボーナス年２回（７月・１２月） ♦昇給年１回（４月）
交通費
- 支給有り（月額支給上限 50,000円）
アクセス
- 小田急線「本厚木駅」よりバス5分
応募資格
- 【必要スキル・経験】 ・Verilogで読み書きができる方。 ・コミュニケーションを取るのが得意な方。 【歓迎スキル・経験】 ・Perl、C言語、Verilog、System Verilogでの実務での開発経験者。 ・第２新卒の方も歓迎。
勤務時間
- ・9：00 ～ 18：00（実働 8時間） ・休憩 12：00 ～ 13：00
勤務曜日
- 月・火・水・木・金
休日休暇
- 有給休暇夏季休暇冬季休暇日曜・祝日♢年間休日 125日 ♢ＧＷ
勤務期間
- 最低勤務日数：週5日
応募について
応募後の流れ
- ご応募後、原則3営業日でご返信させて頂いております。 【選考の流れ】 書類選考：写真付きの履歴書・経歴書を送付して頂きます。 ⇩ 一次面談：弊社との面談となります。 ⇩ 二次面談：派遣先企業との面談となります。 ⇩ 内定：おめでとうございます！就業開始となります。
採用予定人数
- 1名
会社情報
会社名
- テクノヒューマンパワー株式会社
業種
- 電気・電子・機械関連業
会社住所
- 東京都東京都八王子市横山町15番2号
求人情報更新日：2021/7/9